PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62004351 A

(43) Date of publication of application: 10.01.87

(51) Int. Cl **H01L 23/48**(21) Application number: 60143734 (71) Applicant: TOSHIBA CORP

(22) Date of filing: 29.06.85

obtained.

(72) Inventor:

COPYRIGHT: (C)1987,JPO&Japio

SAITO TAMIO


(54) MANUFACTURE OF SEMICONDUCTOR CARRIER

(57) Abstract:

PURPOSE: To improve the productivity, by burying a semiconductor chip in a package consisting of side members provided by insulator frames and of an upper member provided by an insulation layer, and by connecting an electrode pad on the chip to input/output terminals of a carrier through a conductor pattern.

CONSTITUTION: A semiconductor wafer 1 is cut off on a flexible support sheet 3 into separate chips 4. Insulator frames 5, which will be side members of a semiconductor carrier, are mounted in the gaps defined between the chips 4 so as to fill the gaps and to fix the chips positionally. An insulation layer 6, which will be a surface member, is then deposited on the chip. The insulation layer 6 is melt selectively above an electrode pad 4a on the chip 4 so as to provide an opening 7. Conductor patterns 8 are then formed on the surfaces of the insulator frames 5 and insulation layer 6 such that they are connected to the electrode pad 4a of the semiconductor chip through the opening 7 formed in the insulating layer 6. Finally, the insulator frame 5 is cut off between the semiconductor chips 4 so that semiconductor carriers 9 each consisting of one chip are

43 4 5 6 7 8



⑲ 日本国特許庁(JP)

⑩特許出願公開

四公開特許公報(A)

昭62-4351

SInt Cl.4

. 1

1.15

識別記号

庁内整理番号

❸公開 昭和62年(1987)1月10日

H 01 L 23/48

6732-5F

審査請求 未請求 発明の数 1 (全6頁)

母発明の名称

半導体キャリアの製造方法

昭60-143734 ②特

昭60(1985)6月29日 23出 頸

明者 ②発

民雄

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

创出

藤

株式会社東芝 川崎市幸区堀川町72番地

理人 個代

武彦 弁理士 鈴江

外2名

1. 発明の名称

半導体キャリアの製造方法

2. 特許請求の範囲

(1) 衆子が形成され且つ電極パッドを有する 半 導 体 ウ ェ ハ を 可 搥 性 支 持 シ ー ト 上 で 個 々 の チ ッ プに切断し、該シートを仲長させてそのチップ問 間隙を拡大する工程と、

前記シート上で該チップ間間隙を埋める絶縁体 フレームを装着する工程と、

この絶縁体フレームが装着された状態で前記チ ップ上に絶縁層を形成する工程と、

この絶縁層の前記電極パッド上方に開口部を形 成する工程と、

この開口部を通して前記電極パッドと接続され る 導体 パ タ ー ン を 前 記 絶 緑 体 フ レ ー ム お よ び 而 記 絶縁層の表面に形成する工程と、

この導体パターンの形成後、前記チップの相互 間で前記絶録体フレームを切断することにより、 チップ単位に分割された半導体キャリアを得る工 程とを備えたことを特徴とする半導体キャリアの 刻 造 方 法。

- 前紀絶緑体フレームは樹脂成型品である (2) ことを特徴とする特許請求の範囲第1項記載の半 導体キャリアの製造方法。
- 前記、絶録体フレームは紫外線硬化性樹脂 (3) からなるものであることを特徴とする特許請求の
- 前記絶録体フレームは前記導体パターン (4) と抜触する位置に半導体キャリアの入出力端子と なる金属ピンが抑入されたものであることを特徴 とする特許請求の範囲第1項~第3項のいずれか に記載の半導体キャリアの製造方法。
- 前記絶録体フレームは閉口部を有し、そ (5) の阴口部に前記導体パターンと接続され、且つ前 記絶録体フレームの切断によって半導体キャリア の側面上に半導体キャリアの入出力端子として露 出する導体が充填されることを特徴とする特許胡 求の範囲第1項~第3項のいずれかに記載の半導 体キャリアの製造方法。

特開昭62-4351(2)

(6) 前記絶録体フレームの前記閉口部への導体の充填を前記導体パターンの形成と同時に行なうことを特徴とする特許請求の範囲第 5 項記報の半導体キャリアの製造方法。

(7) 前記絶録層は紫外線硬化性樹脂または熱 硬化性樹脂からなるものであり、前記開口部を形 成する工程は該樹脂からなる絶縁層を選択的に溶 解することにより開口部を形成することを特徴と する特許請求の範囲第1項記載の半導体キャリア の製造方法。

3. 発明の詳細な説明

[発明の技術分野]

٦ . [

本発明は、半導体チップを小型パッケージに実装した半導体キャリアの製造方法に関する。

〔発明の技術的背景とその問題点〕

IC、LSI等の半導体素子の実装法については従来より様々なものがあるが、その一つとして半導体チップをセラミック製のパッケージ内にマウントし、パッケージに設けられた入出力端子に 事体パターンを介して接続された電極パッドと、

提供することを目的とする。

- 〔発明の概要〕

本発明はこの目的を達成するため、まず、索子が形成され且つ電極パッドを有する半導体ウェハを可挽性支持シート上で個々のチップに切断し、
数シートを仲長させることによって、そのチップ
問問際を拡大する。

次に、チップをシート上に載せた状態で、この
拡大されたチップ問間隙を埋めるように、半導体
キャリアの側面部材となる絶縁体フレームを装着
して、各チップの位置を固定する。絶縁体フレー
ムは例えば、予め作製された樹脂成型品が使用さ
れるか、あるいはチップ間間隙に紫外線硬化性樹脂樹脂を充填した後、固化させることによって形成される。

次に、この絶録体フレームが装着された状態で、 半導体キャリアの表面部材となる絶縁脳をチップ 上に形成する。この絶縁脳としては、例えばフォ トレジストのような紫外線硬化性樹脂、またはポ リイミド、アクリル、エポキシ、ブタジェン等の チップの超極パッドとをワイヤポンディングにより接続して半導体キャリア(チップキャリアともいう)を得る方法がある。

しかしながら、このような方法では半導体キャリアの小型化に限界がある。即ち、縦横方へペーンのいてはチップの投資では、寸法がチップの縦横では、対策による。高さのは、ではないでは、なる。高さののは、とがでは、ないでは、ないでは、ないでは、ないでは、ないでは、ないでは、といる。

また、この方法では半導体チップをチップ単位で、予め用意されたパッケージに別々に実装するため、多数のキャリアをまとめて製造することができず、生産性の面でも問題があった。

(発明の目的)

本発明はこのような従来の問題点に鑑みてなされたもので、より小型な半導体キャリアが得られ、 しかも生産性の良い半導体キャリアの製造方法を

熱硬化性樹脂を用いることができる。

次に、この絶縁脳の半導体チップに設けられた 電極パッド上方を選択的に溶解して、開口部を形 成する。絶縁脳が上述したような樹脂で形成され ている場合、これを選択的に溶解するには、反応 性イオンエッチング、ケミカルドライエッチング、 または紫外線照射等による光反応、あるいはレー ザ、マイクロ波照射等による熱反応を利用すれば よい。

次に、絶録体フレームおよび絶録層の表面に、 該絶録層に形成された閉口部を通して半導体チッ プの電極パッドと接続される導体パターンを形成 する。

そして、最後に半導体チップの相互間で絶縁体フレームを切断することにより、チップ単位に分割された半導体キャリアを得る。

なお、半導体キャリアの入出力端子としては例えば、半導体チップの電極パッドに接続された導体パターンの端部をそのまま使用することができる。また、絶縁体フレームに上記導体パターンと

特開昭62-4351 (3)

接触する位置に企風ピンを挿入しておけば、この 金属ピンを入出力端子とすることもできる。さら に別の方法として、絶録体フレームに開口の形 けておき、ここに例えば上記導体パターンの形 時に導体を同時に充填しておけば、絶録体フレー ムを切断した時に半導体キャリアの側面上に該導 体が踏出するので、これを入出力端子とすること が可能である。

(発明の効果)

ることにより、第1図(c)に示すようにチップ 4間の間隙を拡大する。この第1図(c)の状態 では、チップ4間の間隙は規定されていない。

次に、第1図(d)に示すような絶縁体フレーム5を用意し、これを同図(e)に示す如くチップ4間の間隙を埋めるように装着する。絶縁体フレーム5は、この例では樹脂の成型品が使用される。

次に、第1図(1)に示すようにチップ4上に 粒緑屑 6 を形成する。この絶緑屑 6 は例えばチッ ブ4上に紫外線硬化性樹脂を充填し、これを上側 から紫外線の照射により硬化させることによって 形成することができる。

次に、第1図(g)(h)に示すように絶縁層 6の、チップ4上の電極パッド4 a 上方に開口部 7を形成する。この開口部7の形成方法としては、 絶縁層 6 が紫外線硬化性樹脂の場合は例えば開口 部7を形成すべき部分を選択的に踏光した後、 RIE(反応性イオンエッチング)またはCDE (ケミカルドライエッチング)、または紫外線の 免明によるとこのようなスペースが不要であり、 またワイヤボンディングのためのスペースが不要 であるため、高さ方向の寸法も大きく減少する。

さらに、本発明によると同一の半導体ウェハから切出されたチップを、一連の工程で同時に半導体キャリア化できるため、チップ単位で別々に半導体キャリアにする従来法に比較して生産性が著しく向上し、キャリアの単価を引下げることが可能である。

(発明の実施例)

第1 図を参照して本発明の第1 の実施例を説明する。まず、第1 図(a)に示すように既に既にががいる。まず、第1 図位置に電極パッドが切出して電極パッドが切出していまって切出しています。まず、カートのようなで例えばしています。この状態で例えばしています。この後、シート 3 を四方に伸する。この後、シート 3 を四方に伸

照射による光反応、あるいはレーザ光またはマイクロ波の照射による熱反応を利用して除去すればよい。

次に、第1図(i)(j)に示すように、絶縁 体フレーム 5 および絶縁層 6 上に導体パターン 8 を形成する。この導体パターン 8 の一端側は第 1 図(g)(h)の工程により形成された開口部 7 を通してチップ4上の電極パッド4aと接続され、 他端側はフレーム5上に延在される。導体パター ン8の形成法としては、無電解めっき、蒸沓また はCVDとフォトエッチングの工程、あるいは印 刷、導体箔の接着等のいずれでもよく、特に限定 されない。ここで、チップ4間の問瞭がフレーム 5によって均一に規定されていることにより、導 体パターン8のパターニングを全チップ4につい て共通にできる、即ちフォトエッチングで用いる マスクヤ、印刷で用いるスクリーン等のパターン が単純な殺返しパターンでよいから、導体パター ン8の形成を容易に行なうことができる。

そして、最後に第1図(f)の破線に沿って絶

特開昭62-4351(4)

録体フレーム 5 を切断することにより、チップ 4 単位に分割された半導体キャリアを得る。プレーム 5 の切断の手段としては、半導体チップ切断の手段として自動送り切断機を別いるのかできる。即ち、個々のチップ 4 間のフレーム 5 により切断機により一定のから切断することが可能である。

以上の工程により、第1図(k)に示すような、チップ4の側面がフレーム5の構成部材、上面が 絶縁陷6でそれぞれ覆われ、且つ導体パターン8 の端部を入出力端子とする半導体キャリア9.を同 時に多数個得ることができる。導体パターン8の 端部に形成された入出力端子は、例えば半導体キャリア8を基板等に実装する場合のワイヤボンディングとして用いられる。

次に、第2図を参照して本発明の第2の実施例を説明する。第2図(a)~(g)はそれぞれ第1図の(e)~(k)に対応する工程を示している。この実施例では第2図(a)に示すように、

体フレーム 5 を切断すれば、第 3 図(g)に示すような、チップ 4 の側面がフレーム 5 の構成部材、上面が絶縁層 6 でそれぞれ覆われ、且つ導体パターン 8 の端部に接続された導体 1 3 が側面に入出力端子として露出した半導体キャリア 1 4 を得ることができる。

絶録体フレーム 5 に予め金属ピン10を挿入しておく。そして、以後は第2図(b)~(f)に示すように第1図(f)~(j)と同様の工程を行なえば、導体パターン 8 と金属ピン10とが接触されることにより、第2図(g)に示すようなが、チップ4の側面がフレーム 5 の構成部材、上面が絶縁陥 6 でそれぞれ 型われ、且つ導体パターン 8 の端部に接続された金属ピン10を入出力端子とする半導体キャリア11が得られる。

第3図に本発明の第3の実施例を示す。第3図(a)~(g)は第1図(e)~(k)に対応する工程を示している。この実施例において第3図(a)(b)までの工程は第1図の実施例においのであり、第3図(c)(d)の工程においてもにおいてあり、第3図(c)(d)の工程においてもないであり、第3図(c)(f)の工程においてありにでいる。それが応じた別口部12を形成する。での後、先と同様に発体13を充填する。この後、先と同様に発

4. 図面の簡単な説明

第1図(a)~(k)は本発明の第1の実施例に係る半導体キャリアの製造工程を説明するための図、第2図(a)~(g)は本発明の第2の実施例に係る製造工程の第1図と異なる部分を説明するための図、第3図(a)~(g)は本発明の第3の実施例に係る製造工程の第1図と異なる部分を説明するための図である。

1 … 半導体ウェハ、 2 … 切れ目、 3 … 可能性シート、 4 … 半導体チップ、 5 … 絶縁体フレーム、 6 … 絶縁脳、 7 … 開口部、 8 … 導体パターン、 9 … 半導体キャリア、 1 0 … 金属ピン、 1 1 … 半導体キャリア、 1 2 … 開口部、 1 3 … 導体、 1 4 … 半導体キャリア。

出願人代理人 弁理士 鈴江武彦

